晶片幾乎是未來科技發展的關鍵所在。大陸科技巨擘華為稱,預計到2031年,將設計出晶體管密度達1.4奈米製程的同等水準晶片。

《人民日報》客戶端報導,2026國際電路與系統研討會25日在大陸上海市舉行,華為公司董事、半導體業務部總裁何庭波在主旨演講中,正式發表「韜(τ)定律」。
何庭波指出,基於該定律,華為過去6年已成功設計並量產381款晶片,今年秋季,華為將發布新的麒麟手機晶片,完整採用邏輯折疊技術,大幅提升相關性能。
何庭波表示,「韜定律」提出以「時間縮微」替代「幾何縮微」,以系統性降低時間常數(韜τ)為目標,通過邏輯折疊等創新技術,持續壓縮信號傳播時延,不斷提升晶體管密度,實現半導體與電子系統的持續演進。
「韜定律」構建了貫穿器件、電路、晶片到系統層面的多層級協同優化體系。預計到2031年,基於該定律的高端晶片晶體管密度將達到1.4奈米製程的同等水準。(星島網)
本文獲星島網授權轉載