聯發科推出共封裝光學晶片設計平台 攻AI與高速運算

分享:
0:00
volume_up

要聞中心/綜合報導

聯發科今天宣布,推出新一代客製化晶片(ASIC)設計平台,提供異質整合電子與光學訊號的傳輸介面解決方案,將於3月底在聖地牙哥舉辦的OFC大會上,展出與Ranovus合作的CPO解決方案,瞄準AI和高速運算市場。

聯發科示意圖。(圖/中天新聞)

聯發科表示,旗下ASIC設計平台涵蓋從設計到生產過程所需完整解決方案,提供包括裸晶對裸晶介面、CoWoS等封裝技術、PCIe等高速傳輸介面、熱力學與機構設計整合等。

聯發科指出,將於光纖通訊(OFC)大會展示的異質整合共封裝光學元件(CPO),採用112Gbps長距離SerDes和光學模組,將有助於縮減電路板面積、降低裝置成本、增加頻寬密度,並降低系統功耗達50%。

Ranovus的Odin光學引擎提供內建及外接的雷射光學模組,具便利性及更高彈性,可依客戶不同應用情境需求靈活調整配置。

聯發科資深副總經理游人傑說,生成式人工智慧(AI)崛起,帶動記憶體頻寬和容量提升的需求,對傳輸介面的密度和速度的需求也急遽增加。聯發科能為資料中心提供先進和有彈性的客製化晶片解決方案。(中央社)

留言衝人氣

登入留言有機會獲得旺幣哦!
NO MESSAGE 無任何留言,趕緊搶頭香!